

2012 年同等学力申硕计算机综合试题-计算机系统结构

一、选择题（每小题 1 分，共 5 分）

一台个人计算机采用了如下三种基本输入输出方式：

- A. 程序控制（状态驱动）方式
- B. 中断方式
- C. DMA（直接存储器存取）方式

对于下面 5 种情况，应该采用哪种输入输出方式？试选择对应的 A 或 B 或 C 分别填入括号中。

1. 从硬盘存储器中读一个数据块到内存中，通常采用（ ）。
2. 处理电源掉电等例外事件，应该采用（ ）。
3. 从键盘接收字符并输出到显示器上，要求编程简单，应该采用（ ）。
4. CPU 运行用户程序与打印机输出文件并行工作，应该采用（ ）。
5. 实际输入输出操作主要由硬件（不是程序）完成，应该采用（ ）。

解析：考查输入输出系统

- 1. 从硬盘存储器中读一个数据块到内存中，通常采用（ C ）。

硬盘是块设备，数据量大且传输速度快，采用 DMA 方式可实现数据直接在硬盘与内存间传输，无需 CPU 参与，效率最高。

- 2. 处理电源掉电等例外事件，应该采用（ B ）。

电源掉电是必须立即响应的外部紧急事件，中断方式能打断 CPU 当前执行流程，及时处理异常。

- 3. 从键盘接收字符并输出到显示器上，要求编程简单，应该采用（ A ）。

解析：这里“编程简单”是关键。虽然中断方式更高效，但程序控制（查询）方式的流程直接、控制简单，无需编写中断服务程序和进行复杂的中断管理，因此在要求编程简单的场景下适用。

- 4. CPU 运行用户程序与打印机输出文件并行工作，应该采用（ B ）。

打印机是低速设备，采用中断方式可使 CPU 在打印机准备数据期间执行其他任务，实现 CPU 与打印机的并行工作，提高 CPU 利用率。

- 5. 实际输入输出操作主要由硬件（不是程序）完成，应该采用（ C ）。

DMA 方式的数据传输全过程由 DMA 控制器（硬件）管理，无需 CPU 程序介入，真正实现了“主要由硬件完成”。

二、填空题（每空 1 分，共 10 分）

1. 一个存储系统由第一级 Cache、第二级 Cache 和主存储器组成，它们的延迟

时间分别为 1 个时钟周期、10 个时钟周期和 100 个时钟周期。每条指令平均访问存储器 1.5 次。在执行 1000 条指令的过程中，访问第二级 Cache 90 次，访问主存储器 36 次。试问：

- (1) 第一级 Cache 的命中率是 94%。
- (2) 第二级 Cache 的命中率是 60%。
- (3) 访问一次存储器平均需要 4.0 个时钟周期。
- (4) 由于访问存储器引起的执行每条指令平均停顿 4.5 个时钟周期。
- (5) 只考虑访问存储器的影响，CPI 为 6.0。

解析：考查存储系统

已知条件：

- 总指令数：1000 条；
- 每条指令平均访问存储器 1.5 次 → 总访问次数 = $1000 \times 1.5 = 1500$ 次；
- 第一级 Cache 延迟：1 周期（命中时间）；
- 第二级 Cache 延迟：10 周期（额外延迟，即 L1 未命中后访问 L2 的额外时间）；
- 主存储器延迟：100 周期（额外延迟，即 L2 未命中后访问主存的额外时间）；
- 访问第二级 Cache 90 次 → L1 未命中次数 = 90；
- 访问主存储器 36 次 → L2 未命中次数 = 36；

(1) 第一级 Cache 命中率

- L1 命中次数 = 总访问次数 - L1 未命中次数 = $1500 - 90 = 1410$ ；
- L1 命中率 = $1410 / 1500 = 0.94 = 94\%$ 。

(2) 第二级 Cache 命中率

- L2 命中次数 = L1 未命中次数 - L2 未命中次数 = $90 - 36 = 54$ ；
- L2 命中率 = $54 / 90 = 0.6 = 60\%$ 。

(3) 访问一次存储器平均需要的时钟周期数

采用标准多级缓存模型（延迟为额外时间）：

- L1 命中：总时间 = 1 周期；
- L1 未命中但 L2 命中：总时间 = L1 查询时间（1 周期） + L2 额外延迟（10 周期） = 11 周期；
- L1 和 L2 均未命中：总时间 = $1 + 10 + 100 = 111$ 周期；

总时间计算：

- L1 命中时间： $1410 \times 1 = 1410$ 周期；
- L2 命中时间： $54 \times 11 = 594$ 周期；
- 主存命中时间： $36 \times 111 = 3996$ 周期；
- 总时间 = $1410 + 594 + 3996 = 6000$ 周期；

平均访问时间（AMAT）= 总时间 / 总访问次数 = $6000 / 1500 = 4.0$ 周期。

(4) 由于访问存储器引起的执行每条指令平均停顿周期数

- 理想情况（所有访问命中 L1）：每条指令平均停顿 = 0（仅 L1 延迟 1 周期）；
- 实际平均访问时间 = 4.0 周期；
- 每条指令平均停顿 = (AMAT - 1) × 平均每条指令访问次数 = (4.0 - 1) × 1.5 = 3.0 × 1.5 = 4.5 周期。

(5) 只考虑访问存储器的影响, CPI

- CPI (Cycles Per Instruction) = 平均每条指令的总时钟周期数（仅考虑存储访问）；
- $CPI = AMAT \times \text{平均每条指令访问次数} = 4.0 \times 1.5 = 6.0$ 。

2. 有 64 个处理机采用单级互连网络连接, 处理机编号分别为 0、1、2、...、63, 试分别计算下列互连函数（自变量为 10 进制数表示的处理机编号, 计算结果也用 10 进制数表示）。

- (1) $\text{Exchange}_3(15) = \underline{7}$ 。
- (2) $\text{Shuffle}(6) = \underline{12}$ 。
- (3) $\text{Butterfly}(17) = \underline{48}$ 。
- (4) $\text{Reversal}(40) = \underline{5}$ 。
- (5) $\text{PM2I}_{+4}(54) = \underline{6}$ 。

解析：考查互连网络

核心前提：

64 个处理机对应 $N=64=2^6$, 因此处理机编号统一转换为 6 位二进制, 位序定义（统考固定）：从低位到高位记为 $b_0 \sim b_5$, 从高位到低位完整表示为 $b_5 b_4 b_3 b_2 b_1 b_0$ ；所有互连函数均基于 6 位二进制位操作, 运算后转回十进制。

(1) $\text{Exchange}_3(15) = 7$

1. 核心规则： $\text{Exchange}_k(x)$ 表示对 x 的 6 位二进制中第 k 位（低位为 0 位）取反, 其余位保持不变（小交换互连, 仅指定位翻转）；

2. 计算步骤：

- ① 15 转 6 位二进制：15=001111（高位补 0, 完整 6 位： $b_5 b_4 b_3 b_2 b_1 b_0=001111$ ）；
- ② 取第 3 位 b_3 ：该位值为 1, 取反后变为 0；
- ③ 新二进制：000111, 转回十进制=7。

(2) $\text{Shuffle}(6) = 12$

1. 核心规则：Shuffle(全混洗) 对 6 位二进制执行左循环移位 1 位, 高位 b_5 移出后直接补到最低位 b_0 ；

2. 计算步骤：

- ① 6 转 6 位二进制：6=000110（ $b_5 b_4 b_3 b_2 b_1 b_0=000110$ ）；
- ② 左循环移位 1 位： $b_4 b_3 b_2 b_1 b_0 b_5 = 001100$ ；
- ③ 新二进制转回十进制=12。

(3) $\text{Butterfly}(17) = 48$

1. 核心规则: Butterfly(蝶式互连) 对 6 位二进制执行**最高位与最低位互换**, 中间 4 位 ($b_4 \sim b_1$) 保持不变;

2. 计算步骤:

① 17 转 6 位二进制: $17=010001$ ($b_5b_4b_3b_2b_1b_0=010001$);

② 最高位 $b_5=0$, 最低位 $b_0=1$, 互换后得 110000;

③ 新二进制转回十进制=48。

(4) $\text{Reversal}(40) = 5$

1. 核心规则: Reversal(逆序互连) 对 6 位二进制执行**位序完全颠倒** ($b_5b_4b_3b_2b_1b_0 \rightarrow b_0b_1b_2b_3b_4b_5$);

2. 计算步骤:

① 40 转 6 位二进制: $40=101000$ ($b_5b_4b_3b_2b_1b_0=101000$);

② 位序完全颠倒: $b_0b_1b_2b_3b_4b_5=000101$;

③ 新二进制转回十进制=5。

(5) $\text{PM2I}_{+4}(54) = 6$

1. 核心规则: PM2I(移数互连) 中, $\text{PM2I}_{+k}(x)=(x+2^k) \bmod N$, $\text{PM2I}_{-k}(x)=(x-2^k) \bmod N$; 本题 $k=4$, $N=64$;

2. 计算步骤:

① 计算 $2^4=16$;

② 代入公式: $54+16=70$;

③ 取模 64: $70 \bmod 64=6$ 。

三、计算题 (共 15 分)

1. (每小题 2 分, 其中每个答案各 1 分; 共 10 分) 一台处理机采用页式虚拟存储器和组相联 Cache, 按字节编址, 最多允许 32 个用户同时使用, 每页大小为 1KB。虚拟地址的长度为 32 位 (二进制)。快表按地址访问, 其地址经散列变换得到, 容量为 32 个字。主存容量为 1GB。Cache 容量为 2MB。Cache 的组大小与主存的页大小相等, 每组 16 块。试计算:

(1) 虚拟地址中, 用户号和虚页号各多少位?

(2) 主存地址中, 实页号和页内偏移各多少位?

(3) Cache 地址中, 组号和块号各多少位?

(4) 散列变换部件的输入和输出各多少位?

(5) 快表每个字中虚页号和实页号各多少位?

解析: 考查存储系统, 页式虚拟存储器与 Cache 组织

核心前提参数:

1. 编址规则: 按字节编址 (容量与地址位数关系: 容量= $2^n \rightarrow$ 地址 n 位);

2. 分页/分块基础：每页大小=1KB= 2^{10} B；Cache 组大小=主存页大小=1KB；每组 16 块= 2^4 块；

3. 关键容量转换：1GB= 2^{30} B，2MB= 2^{21} B，32 个用户= 2^5 ，快表容量 32 字= 2^5 字；

4. 地址结构核心逻辑：虚拟地址=用户号+虚页号+页内偏移；主存地址=实页号+页内偏移；组相联 Cache 地址=组号+组内块号+块内偏移。

(1) 虚拟地址中用户号和虚页号位数

核心规则：虚拟地址 32 位，结构固定为「用户号+虚页号+页内偏移」；页内偏移位数由页大小决定（所有页大小统一，虚/实页内偏移位数一致）。

1. 页内偏移：每页 1KB= 2^{10} B → 需 10 位（按字节编址， 2^{10} 个单元需 10 位寻址）；

2. 用户号：最多 32 个用户= 2^5 → 需 5 位（区分不同用户地址空间）；

3. 虚页号：总虚拟地址 32 位 - 用户号 5 位 - 页内偏移 10 位 = 17 位；

所以虚拟地址中，用户号 5 位，虚页号 17 位。

(2) 主存地址中实页号和页内偏移位数

核心规则：

1. 页内偏移：主存页大小与虚拟页一致（1KB）→ 仍为 10 位（分页存储中，虚实页大小必须相同，保证地址映射对齐）。

2. 主存地址总位数：主存容量 1GB= 2^{30} B → 按字节编址，地址共 30 位；

3. 实页号：主存地址 30 位 - 页内偏移 10 位 = 20 位；

所以主存地址中，实页号 20 位，页内偏移 10 位。

(3) Cache 地址中组号和块号位数

核心规则：Cache 为组相联，地址结构「组号+组内块号（块号）+块内偏移」；题目明确「Cache 组大小=主存页大小=1KB」，每组 16 块，先算关键中间参数。

1. 每块大小：组大小 1KB ÷ 每组 16 块 = 64B= 2^6 B → 块内偏移 6 位（寻址 64 个字节）；

2. Cache 总块数：Cache 容量 2MB ÷ 每块 64B = $2^{21} \div 2^6 = 2^{15}$ 块；

3. Cache 组数：总块数 $2^{15} \div$ 每组 16 块 (2^4) = 2^{11} 组 → 组号 11 位；

4. 组内块号（块号）：每组 16 块= 2^4 → 需 4 位（寻址组内 16 个块）；

所以 Cache 地址中，组号 11 位，块号 4 位。

(4) 散列变换部件的输入和输出位数

核心规则：快表用于页式虚拟地址变换，散列变换输入=虚页号（虚页号是地址映射核心标识），散列变换输出=快表地址（快表按地址访问，输出位数由快表容量决定）。

1. 散列输入：虚页号位数（第 1 问已算）=17 位；

2. 散列输出：快表容量 32 字= 2^5 字 → 快表地址需 5 位（寻址 32 个存储单元）；

所以散列变换部件的输入 17 位，输出 5 位。


(5) 快表每个字中虚页号和实页号位数

核心规则：快表核心功能：存储「虚页号→实页号」的映射关系，无需要页内偏移（页内偏移虚实一致，无需存储），位数与前面计算的虚实页号完全对应。

1. 快表虚页号：与虚拟地址的虚页号一致=17 位（唯一标识虚拟页）；
 2. 快表实页号：与主存地址的实页号一致=20 位（映射到对应的主存实页）；
- 所以快表每个字中虚页号 17 位，实页号 20 位。

2. （每小题 1 分，共 5 分）一台多处理机系统由 16 个相同的处理机通过闭合螺旋线网络连接而成，如图。每个处理机内有一个 4 级流水线加法器。该加法器每个流水段的延迟时间均为 1ns。在相邻处理机之间传送一个数据需要 2ns。采用这台多处理机计算 $S = \sum_{i=0}^{31} A_i$ 。32 个源操作数分别存放在 16 个处理机中，每个处理机中存放源操作数 A_i ($i=0, 1, 2, \dots, 31$) 中的两个。只计算加法时间和数据在处理机之间的传送时间。最终结果存放在 0 号处理机中。

- (1) 试设计求 S 的算法：要求所用时间最少，并写出算法主要步骤。
- (2) 给出全部计算所用的时间。
- (3) 计算 16 个加法器流水线的总使用效率。
- (4) 如果采用单处理机（与上述 16 个处理机中的一个处理机性能相同）完成这 32 个数的求和运算需要多少时间？
- (5) 计算这台多处理机系统的加速比。



解析：考查并行处理系统

核心前提参数：

- 16 个处理机（闭合螺旋线互连，相邻机数据传送耗时 2ns）；
- 每个处理机含 4 级流水线加法器（每段延迟 1ns，单加法器流水线时间：启动 4ns，满负荷后每 1ns 完成 1 次加法）；
- 32 个数（每个处理机存 2 个），求和需 31 次加法。

(1) 求 S 的算法（时间最少）

核心思路：先并行局部求和，再分治并行合并（利用互连网络减少传输时间）。

步骤 1：局部并行求和

每个处理机用内部 4 级流水线加法器，计算自身 2 个源操作数的和，得到 16 个中间结果 ($B_0 \sim B_{15}$)。所有处理机并行执行，耗时 4 ns (流水线启动需 4 段)。

步骤 2: 4 轮并行合并 (16→8→4→2→1)

- 第 1 轮 (16→8): 相邻处理机 (如 1→0、3→2 等) 传送数据 (耗时 2ns)，接收方用流水线加法器求和 (满负荷后耗时 1ns)，8 对并行执行，总耗时 3 ns，结果存于 0、2、4、6、8、10、12、14 号处理机。
- 第 2 轮 (8→4): 相邻处理机 (如 2→0、6→4 等) 重复“传送+求和”，4 对并行，耗时 3 ns，结果存于 0、4、8、12 号处理机。
- 第 3 轮 (4→2): 相邻处理机 (4→0、12→8) 重复操作，2 对并行，耗时 3 ns，结果存于 0、8 号处理机。
- 第 4 轮 (2→1): 处理机 8 向 0 号传送数据并求和，耗时 3 ns，最终结果存于 0 号处理机。

(2) 全部计算时间

总时间=局部求和时间+4 轮合并时间=4 + 4×3 = 16 ns。

(3) 16 个加法器流水线的总使用效率

流水线效率公式: $Q = \frac{\text{总有效工作时间}}{\text{总时空区}}$;

总有效工作时间: 31 次加法×每加法 4 段×1ns= 31×4×1 = 124 ns;

总时空区: 16 个加法器×4 段×总时间 16ns= 16×4×16 = 1024 ns;

效率: $Q = \frac{124}{1024} \approx 12.11\%$ 。

(4) 单处理机求和时间

单处理机 4 级流水线求和 31 次，时间公式: $T = (k + n - 1) \times \Delta t$ ($k=4$ 段, $n=31$ 次加法)，代入得:

$T = (4 + 31 - 1) \times 1 = 34 \text{ ns}$ 。

(5) 多处理机系统的加速比

加速比公式: $S = \frac{\text{单处理机时间}}{\text{多处理机时间}}$ ，代入得:

$S = \frac{34}{16} \approx 2.13$ 。